随着系统级芯片技术的经常出现，设计规模于是以显得更加大，因而显得非常复杂，同时上市时间也显得更为严苛。一般来说RTL早已足以担任这一新的角色。上述这些因素于是以抗拒设计师研发新的方法学，用作简单IP(硬件和软件)以及简单系统的检验。
ST公司创建了一个设计流，它从高级抽象化开始，更容易将模型载入IP的仪器周期或RTL模型中。当转至低级抽象化时，建模变得复杂，故IP检验也简单。
我们的方案最适合于这种应用于场景，因为它容许人们在各地相近的环境中运行完全相同的测试平台和测试场景，因而容许在整个开发周期里高效地适配所有的测试范例和环境。在半导体领域，研发产品的第一步就是以高级抽象化研发规范的模型，一般来说用C/C++来构建。这里，SystemC和C++库获取了相当大协助。
它修改了并存的硬件和软件设计的概念化。再行再加构建事务级模型间对口相连的TLM传输库，SystemC加快了整个检验过程。
另一个最重要方面是所有有所不同抽象化架构中经过强化的可移植性。同一测试配备可以无缝地用作有所不同抽象化级的设计。本文将辩论一种此类的方法学。最后的目标是设计和构建UWBMAC(媒体采访层)IP。
出于架构研发的目的，要求用SystemC来构建整个IP。还研发了抽象化级具备有所不同程度变化的有所不同架构。所代价的希望较为较少，最后获得的建模速度迅速，软件的实际撰写也可以在设计周期十分早于的阶段开始。
该IP的RTL结果被重制到了SPEAr系列的FPGA中。除了ARM内核和适当的一系列IP，SPEAr还获取一个可配备逻辑块，这为用户在构建其逻辑功能时获取了无与伦比的灵活性。从而延长了上市时间，某种程度也构建了空前的成本节省。
设计研发方法学图1右图的该方法学构建了研发的内核中的事务级建模(TLM)。TLM是一种对数字系统展开建模的高级方案，这里将模块之间的明确通信与功能单元或通信架构的明确构建分离开了。把总线或FIFO这类通信机制模型化为信道，用SystemC接口类将这些信道获取给模块和部件。这些信道模型的信令模块功能将代替事务催促，这将增加明确的低级信息互相交换。
图1：IP研发方法学流程。在事务级建模时，*更为侧重数据移往的功能-即移往的是什么数据，从那里来，到那里去*不过于注目实际的构建-即不过于注目数据移往所用的实际协议该方案使得系统设计师的实验显得更为更容易，例如，可以利用有所不同的总线架构(所有都反对公共的抽象化模块)，不一定必须对与给定总线展开交互的模型展开新的编码，只要这些模型需要通过公用模块与总线展开交互才可。在我们的方法中，接续点是对整个功能系统平台展开建模。
这是利用SystemC并通过scfifo模块构建的。为了叙述通信接口间的数据流，使用了各种架构。这些架构基本上都是协议必须遵从的参数和帧格式信息。
环绕IP创立了一个测试环境，环境中研发了测试平台，来传输分别来自两侧的输出，即发送到和接管。在这两种范例中，利用这种配备产生了预期的结果或参照。
在抽象化层，与平台一起用于来展开改动，较慢并有效地做到试验时将显得很更容易，不过精度不会减少一些。图中右图为用作研发中下一级输出的配备平台。这里的核心思想是确认系统的瓶颈并继续执行软硬件区分。
该方案在展开软硬件区分方面是有效地并安全性的，因为平台获取需要用来辨识出有整个系统瓶颈的完整统计资料信息。该阶段中，构建了IP的功能模型，使其不具备了明确的模块，并映射了功能性。而在软硬件区分阶段将对该方法学中所用的方案展开形象化。可选到该平台上的另一个是DMA-PL080的TLM模型，下一步是用MACHWRTL替代整个MACHWSystemC功能模型，如图2右图。
整个周边环境是一样的，因此测试流经与其他步骤中的流经一样。与之前环境的变化是使用了负责管理到信号转换的事务处理适配器。
由于该系统基于ARM，适配器的书写必需遵守信号级AHB总线模块。实质上，该平台将完全相同的环境密切相关为现实系统，不过与此同时，开始面临建模性能方面的问题。似乎，我们还无法用该配备来继续执行普遍的调试/检验，不过可以运营非常简单的测试(具备较短的建模时间)。图2：从SystemCMACHW向VHDLRTLMACHW适配器的切换。
由于在当前建模环境中找到瓶颈，我们对基于硬件仿真XTREME服务器的平台展开评估，该平台基本获取了硬件所需的FPGA块，并获取了软件与整个环境的无缝构建。基于XTREME服务器中早期平台的重制只必须很少工作量，并且相对于基于ncsim的建模环境，构建了5倍的建模速度。很似乎，这使得我们需要调试并继续执行VHDLRTL设计的检验，否则将不会浪费过多时间。同时，基于Xtreme服务器的平台还获取了同等调试能力。
硬件/软件区分系统中软硬件区分决策是尤为最重要的一个方面。之所以硬件/软件区分显得如此关键，是因为如下一些因素，如系统的实时处理市场需求，应用软件的存储容许以及其他因素。许多时候，设计开发阶段一些决策依赖直觉辨别或者先前的经验。
但当某些事情再次发生错误时这将蕴藏一个风险。随着系统复杂度以及流片成本的减少，这种决策方法可能会铸成大错。特别强调必须一种有助构建更佳软硬件区分决策的方法学具备许多原因。
在UWBMAC系统研发范例中，具备很多必需很好遵从的时间约束，这是因为应用层几乎依赖空中即来自射频天线的全局广播定点。构建决策的方案创建在我们从明确的系统级平台的继续执行中所提供的经验。
我们需要分析流水线数据通道中的数据流，需要有效地找到它们否将对系统包含任何瓶颈。一般来说，当系统中的数据流发送到时，数据帧必需从MAC发送到PHY，而对于接管，所产生的数据帧则从PHY到MAC，并现金到存储器中由软件展开更进一步的分析。在建模场景分析过程中，需要辨识出有否必须在硬件中展开一些协议解析以采行及时的措施。图3：系统中侧重硬件反对市场需求的应用于场景。
图3中详尽得出了一个决策范例。根据协议的市场需求，接收数据中有一个掌控包在，它通报下次发送到事件的标准化定点，即何时发送到下一个数据包。
考虑到MAC硬件是一个典型的数据通道，并将掌控帧传输到存储器中，软件对掌控帧展开处置并要求关上发送窗口。在发送窗口关上经常出现问题时，用这种方案就能找到瓶颈。系统平台结果被用来证实这一解读，于是需要作出更佳决策来构建效率更高的系统。
图3中的另一个场景表明了软硬件区分后的结果。第一个范例中，当软件处置掌控帧时，全局定点如下：窗口编程时间=T+tRP+tPM+tintr+tsw_latT+texp，故在系统中，SW没对及时关上发送窗口的指令展开编程。在第二个范例中，当MACHW处置掌控帧时，全局定点为：窗口编程时间=T+tprg_winexp，故系统中，HW对及时关上发送窗口的指令展开编程。与此同时，现有的SPEAr板起着了相当大的协助起到，因为在板上测得了AES-CCM引擎的性能。
因此需要推断出硬件中不存在AES-CCM，因为AES-CCM软件算法给不来所必须的性能。挑战被测设计(DUT)或被测单元(UUT)的测试对任何设计方法学来说都是最注目的一个方面。在研发的初始阶段，即架构评估阶段，必需必须一个高性能的性能建模环境。具备不道德功能TLM平台需要符合这一市场需求，并对即将继续执行的功能展开功能检查。
当转入到低级抽象化设计阶段时，建模性能大大降低，这沦为有效地检验IP的一个问题。软硬件的系统级建模与软硬件的协同建模一块展开。
ST有自己的平台，这是一个包括硬件(RTL)的混合平台，软件利用SystemC书写(闻图2)。该平台的瓶颈是环境中所引进IP的RTL，而且注意到这将大大地减少性能。
正如预期，这是所遇上的约束，而且对否需要比主建模运营更慢的可能性展开了评估。该方案基于Xtreme服务器硬件建模，使得运营速度最少要比NCSIM建模慢10倍。图4：备有软件的Xtreme服务器配备。图4右图的该技术对第一次建模尤其简单，不必须任何有关环境配备方面的工作量。
其概念是在Xtreme的FPGA中运营RTLIP。开始时，引进的时钟为软件时钟，但结果非常尚之信，还修改了RTL的系统验证和调试。
配备过程中，整个建模环境是类似于的，仅有的转变是用VHDLRTLIP替代SysCIP。试验结果是建模速度快了10倍。
因此，Xtreme服务器平台符合了RTL检验/调试所用平台的市场需求。最重要的方面是具备与ncsim同等水平的矫正能力。还获取了与SystemC环境的无缝构建。调试功能硬件方面的一个极具挑战性的问题是调试。
当自检告终时，就必须一个涉及的测试范例。为了检验该测试范例，在检查告终原因时必需检查所有的主要信号。所以必须对信号展开存放在，检验，从而找到明确的原因。
利用基于XTREME服务器的平台可以很更容易地继续执行所有这些功能，须额外的工作量。通过将实际硬件迁移独立国家的FPGA，可以很更容易地提高建模速度，不过这种方法获取的调试功能较较少。因此，基于XTREME服务器的平台不仅提高了建模速度，还能获取十分好的调试功能。
图5得出了分析结果。图5：A）有所不同平台上的建模性能。B）有所不同平台上的调试复杂性。
FPGA建模该功能检验方法学中的下一步是对设计展开动态测试。虽然以高级抽象化对硬件展开建模能获取高速建模，但无法对软硬件构建中不存在的潜在问题展开缩放。某种程度，利用实际鼓舞在FPGA上运营设计需要构建详细得多的和更加实际的功能覆盖面积，还能构建与软件的早期构建。
图6：一种普通的SPEAr(SPEArHead)SoC架构。SPEAr(结构化的处置强化架构)获取一个强劲的数字引擎，需要以很少的时间和很少投资获取类似的用户功能(图6)。
该SoC系列具备大量的功能，还包括外设，连通性自由选择，以及容许使用自定义IP，从而有助延长上市时间。SPEAr使用一个或两个先进设备的ARM926处置内核，带上16k(数据)和16k(指令)高速缓存，主频为333MHz(最坏条件)。
它还获取600,000门(与ASIC等效)的嵌入式可配备逻辑，还备有反对DDR/DDR2存储器的存储器模块，以及一个大型的连通性IP(知识产权)系列。这种强劲的配备为当今的设计获取了一站式解决方案，同时，通过利用板上需要同构SPEAr内部可配备逻辑块的FPGA，可以将时间和资源市场需求最小化。图7：Xtreme服务器箱配备优化。目标IP(UWB-MAC)被分入两块SPEAr板：MACRTL被分入一块板，而将PHY建模代码分出另一块中。
利用一块效仿MAC-PHY模块的连接板将这两块板相连到一起。利用PC上的软件并通过各自的以太网模块来掌控这两块板。
板上的FPGA有三个模块，分别为AHB，DMA和中断。自定义逻辑(本例中为MACRTL和PHYEmu)与堆砌逻辑(相连三个模块所需的逻辑)一道被顺利地重制入FPGA。先前研发的软件在具有SPEAr的ARM平台上获得顺利的运营。构建了完全相同的测试套件，结果显示，功能性与其他架构的结果完全一致。
本文来源：乐竞官方网站app下载安装-www.rsh-express.com
